|
|||||||||||||||||
| - 2008년 서울대학교 전기공학부 학사 - 2010년 서울대학교 전기컴퓨터공학부 석사 - 2017년 UIUC 전기컴퓨터공학부 박사 - 2017년~2018년, UIUC Postdoctoral Research Associate - 2018년~2020년, Harvard University Postdoctoral Fellow - 2020년~현재, 서울대학교 조교수 |
|||||||||||||||||
| 트랜지스터 스케일링의 어려움으로 발생하는 무어의 법칙의 한계를, 최근 들어 칩렛 기술을 사용하여 새로운 컴퓨터 아키텍쳐 및 하드웨어 패러다임을 개발함으로써 극복하려는 시도가 활발히 연구되고 있습니다. 특히 칩렛들 간의 빠른 데이터 전송 속도와 낮은 지연 시간은 어플리케이션이 빠르게 실행되고 데이터를 효율적으로 처리하는데 중요하기 때문에 칩렛 기반의 컴퓨팅 시스템의 성능은 칩렛 인터페이스의 성능에 직접적인 영향을 받게 되며, 따라서 시스템 아키텍쳐 설계 단계에서 칩렛 인터페이스를 고려하고 최적화하는 것이 중요합니다. 본 강연에서는 최근 칩렛 인터페이스 기술들이 발전해가는 방향과 이로 인해 발생하는 이슈들을 어떻게 해결할 수 있는지 소개합니다. | |||||||||||||||||
|
|
|||||||||||||||||
|
|||||||||||||||||
후원기관 광고영상
more