|
|||||||||||||||||
| - 1996~2006 카이스트 학.석.박사 - 2006~2007 삼성종합기술원, 삼성전자 (메모리사업부) - 2007~2013 에릭슨연구소 - 2013~ 건국대학교 |
|||||||||||||||||
| 시스템 반도체의 성능과 복잡도는 온칩/오프칩 인터커넥트 및 이를 통한 가속기와 메모리 간 데이터플로우에 의해 결정된다. 본 강연에서는 설계 초기 단계에 가속기 데이터플로우의 성능과 복잡도를 예측하는 시뮬레이션 기술에 대해 소개하고 이를 이용해 가속기와 메모리 간 인터커넥트를 어떻게 최적화할 수 있는지를 다루고자 한다. | |||||||||||||||||
|
|
|||||||||||||||||
|
|||||||||||||||||
후원기관 광고영상
more